@RayanAzmoon

329

F

329F

نام:
نام خانوادگی:
محل امضا:

«اگر دانشگاه اصلاح شود مملکت اصلاح می‌شود.»
امام خمینی (ره)

صبح جمعه
۱۳۹۵/۱۲/۶
دفترچه شماره (۱)

جمهوری اسلامی ایران
وزارت علوم، تحقیقات و فنّاوری
سازمان سنجش آموزش کشور

آزمون ورودی
دورهٔ دکتری (نیمه‌متمرکز) داخل ـ سال ۱۳۹۶

رشتهٔ امتحانی مهندسی کامپیوتر ـ معماری سیستم‌های کامپیوتری (کد ۲۳۵۵)

تعداد سؤال: ۴۵ | مدت پاسخگویی: ۱۵۰ دقیقه

عنوان مواد امتحانی، تعداد و شماره سؤالات

ردیف	مواد امتحانی	تعداد سؤال	از شماره	تا شماره
۱	مجموعهٔ دروس تخصصی (مدار منطقی ـ معماری کامپیوتر ـ معماری کامپیوتر پیشرفته ـ VLSI پیشرفته)	۴۵	۱	۴۵

این آزمون نمرهٔ منفی دارد.

استفاده از ماشین حساب مجاز نیست.

اسفندماه ـ سال ۱۳۹۵

حق چاپ، تکثیر و انتشار سؤالات به هر روش (الکترونیکی و ...) پس از برگزاری آزمون، برای تمامی اشخاص حقیقی و حقوقی تنها با مجوز این سازمان مجاز می‌باشد و با متخلفین برابر مقررات رفتار می‌شود.

مدار منطقی:

۱- در مدار مقابل، خروجی **out** معادل کدام گیت است؟



۱) XOR(A,B,C)
۲) XNOR(A,B,C)
۳) NAND(A,B,C)
۴) NOR(A,B,C)

۲- به‌جای گیت **OR** ، چه گیتی قرار دهیم که عملکرد مدار هیچ تفاوتی نکند؟



۱) xor
۲) xnor
۳) and
۴) nand

۳- کدام مورد، عدد ده‌دهی ۵-را در مبنای ۲- را نشان می‌دهد؟

۱) 1111
۲) 1101
۳) 1011
۴) 1010

۴- عدد **101.11111111** درسیستم مکمل ۲ به کدام مقدار ده‌دهی، نزدیک‌تر است؟

۱) 0
۲) -1
۳) -2
۴) -3

۵- درخصوص مدار زیر، کدام مورد درست است؟



۱) خروجی همواره 1 است.
۲) خروجی همواره 0 است.
۳) فرکانس خروجی نصف ورودی است.
۴) فرکانس خروجی دو برابر ورودی است.

۶- **اگر رشته ورودی $X = x_7\, x_6 \cdots x_1 x_0$ بطور همگام با clk به مدار زیر اعمال شود، خروجی کدام است؟**
(JK-FF در ابتدا reset می‌باشد)



۱) مکمل۲ عدد ورودی
۲) مکمل۱ عدد ورودی
۳) همواره 1 است
۴) همواره 0 است

۷- **کدام مورد درخصوص مدار مقابل درست است؟**



۱) مقایسه کننده (عدم تساوی را مشخص می‌کند) دو عدد چهار بیتی است.
۲) تولیدکننده بیت توازن ۸ بیتی است (8-bit parity generator)
۳) تولیدکننده بیت اول جمع دو عدد ۴ بیتی است.
۴) همهٔ موارد

۸- **مدار مقابل، چه تابعی را پیاده سازی می‌کند؟**



۱) xor
۲) xnor
۳) active-low latch
۴) active-high latch

۹- **کدام مورد، درست است؟**
۱) حالت فعلی یک مدار ترتیبی همگام که دارای n فلیپ فلاپ است، را همواره می‌توان با مشاهده ورودی‌های اعمال شده به مدار در 2^n پالس ساعت قبلی تعیین کرد.
۲) هر مداری که فقط با گیت‌های nand ساخته شود یک مدار کاملاً ترکیبی است.
۳) هر مدار ترتیبی را می‌توان فقط با گیت‌های nor ساخت.
۴) همهٔ موارد

۱۰- **کدام مورد، خروجی مدار است؟**



۱) X
۲) Y
۳) $XY + \overline{XY}$
۴) یک نوع latch است.

معماری کامپیوتر:

۱۱- حافظهٔ نهان انجمنی مجموعه‌ای ۱۶ راهه (**۱۶ – way set – associative**) با مشخصات زیر داریم.

ـ هر کلمه ۶۴ بیتی است.

ـ اندازهٔ حافظه نهان ۲ مگابایت است.

ـ در هر بلوک ۱۶ کلمه نگهداری می‌شود.

ـ آدرس فیزیکی ۶۴ بیتی است.

ـ امکان آدرس دهی نیم کلمه وجود دارد.

تعداد بیت‌های **tag**، **index** و **offset** (**word**)، کدام است؟

۱) ۴ – ۱۱ – ۴۹

۲) ۴ – ۱۰ – ۵۰

۳) ۵ – ۱۰ – ۴۹

۴) ۵ – ۱۱ – ۴۸

۱۲- کدام مورد، در وقفه‌های غیربرداری آدرس روتین سرویس دهی به وقفه درست است؟

۱) یک مکان ثابت حافظه است.

۲) از جدول آدرس‌های وقفه به دست می‌آید.

۳) توسط ابزار تولید کننده بردار آدرس به دست می‌آید.

۴) توسط ابزار ورودی/ خروجی درخواست کننده وقفه تأمین می‌شود.

۱۳- فرض کنید یک سیستم نمایش اعداد ممیز شناور ۱۶ بیتی با فرمت کلی $(-1)^{S} \times 1/F \times 2^{E-bias}$ موجود است که در آن **s** بیت علامت، **E** بخش نما و **F** بخش اعشاری عدد بوده و مقدار **bias** برابر با $\begin{pmatrix} (1- \text{تعداد بیت‌های } E) \\ 2 \\ -1 \end{pmatrix}$ باشد. کدام‌یک از تخصیص بیت‌های زیر نمی‌تواند هر دو عدد $A = -2^{50}$ و $B = 1/000001$ را نمایش دهد؟

۱) E ۹ بیتی و F ۶ بیتی

۲) E ۸ بیتی و F ۷ بیتی

۳) E ۷ بیتی و F ۸ بیتی

۴) E ۶ بیتی و F ۹ بیتی

۱۴- در موقع اجرای یک **Benchmark** روی یک کامپیوتر، سخت افزار بخش **A** بیست درصد از زمان اجرا را به خود تخصیص می‌دهد و سخت افزار بخش **B** چهل درصد از زمان اجرا را به خود تخصیص می‌دهد. حال اگر این دو بخش را به طریقی بهبود دهیم که بخش **A** دو برابر سریعتر و بخش **B** چهار برابر سریعتر شود، در کل افزایش سرعت حاصله کدام است؟

۱) ۲/۵ ۲) ۱/۶۶ ۳) ۱/۵ ۴) ۱/۲۵

۱۵- محاسبه عمل **f** روی ورودی **x**، با سخت افزار معمول (غیرلوله‌ای) ۱۰۰ نانوثانیه طول می‌کشد. در صورت استفاده از یک خط لوله ۴ مرحله‌ای با زمان عملکرد ۴۰، ۲۵، ۳۰ و ۳۵ نانوثانیه، اختلاف زمان برای محاسبه **f** برای ۱۰۰۰ ورودی متفاوت **x** نسبت به معماری غیرلوله‌ای چند میکروثانیه است؟

۱) ۵۶

۲) ۵۸

۳) ۶۰

۴) ۶۲

۱۶- با فرض داشتن یک حافظه نهان با نگاشت مستقیم، اندازه بلوک ۱۶ کلمه و حجم ۱۶ بلوک، دنباله دسترسی به آدرس‌های زیر توسط پردازنده (با فرض خالی بودن حافظه نهان در ابتدا) چند نقصان (miss) ایجاد می‌کند؟

ترتیب تولید آدرس‌ها ←

۰۰۷۸h ، ۰۰۷ch ، ۰۱۷۳h ، ۰۱۶۳h ، ۲۲۶۶h ، ۲۲۷۰h

۱) ۲ ۲) ۳

۳) ۴ ۴) ۵

۱۷- در چارت عملیاتی یک سیستم سخت افزاری با ۲۵۰ سیگنال کنترل، ۶۰جعبه عملیاتی (جعبه محاسبه/انتقال داده) و ۱۵ جعبه شرطی داریم. اگر مدار کنترل سیستم به روش سیم بندی شده (hardwired) طرح شده باشد، حداقل تعداد فلیپ فلاپ مورد استفاده در واحد کنترل، کدام است؟

۱) ۶

۲) ۷

۳) ۸

۴) ۹

۱۸- در یک سیستم دیجیتال با واحد کنترل ریزبرنامه سازی شده، حجم ریزحافظه حاوی ریزبرنامه لازم N ریزدستور، تعداد سیگنال‌های کنترل سیستم n و تعداد جعبه‌های عملیاتی (محاسبه/انتقال داده) در چارت عملیاتی سیستم m است (N>m) . در صورت استفاده از تکنیک نانو حافظه (nano-memory) برای کاهش حجم ریزحافظه، حداقل چند بیت در ریزحافظه صرفه‌جویی می‌شود؟

۱) $N\times\lceil \log_2 m\rceil$ ۲) $N\times\lceil \log_2 n\rceil$

۳) $N\times\left(n-\lceil \log_2 m\rceil\right)$ ۴) $N\times\left(n-\lceil \log_2 N\rceil\right)$

۱۹- در ضرب دو عدد ۸ بیتی مکمل۲ به‌روش Booth با فرض توزیع یکنواخت مقادیر اعداد ورودی، احتمال اینکه عمل ضرب با فقط یک تفریق انجام شود، کدام است؟

۱) ۰/۰۴ ۲) ۰/۰۳

۳) ۰/۰۲ ۴) ۰/۰۱

۲۰- کدام عملیات را می‌توان با فقط یک جمع کننده دودویی ۸ بیتی انجام داد؟

۱) پنج برابر کردن یک عدد BCD سه رقمی (و تولید حاصل دهدهی ۴ رقمی)

۲) محاسبه مقدار $A)3A+132$ یک عدد دودویی بدون علامت ۷ بیتی است)

۳) جمع سه عدد دودویی بدون علامت ۴ بیتی

۴) جمع دهدهی دو رقم BCD

معماری کامپیوتر پیشرفته:

۲۱- پردازنده‌ای از ساختار پیش‌بینی کننده انشعاب دو بیتی برای بهبود کارایی اجرای برنامه‌ها استفاده می‌کند. توالی انشعاب‌های انجام شده را در یک برنامه از سمت چپ به راست نظر بگیرید. در هر مورد T نشان‌دهنده انجام شدن انشعابات و N نشان‌دهنده انجام نشدن انشعاب است. اگر پیش‌بینی کننده قبل از اولین انشعاب در وضعیت «انجام نمی‌شود (با احتمال کم)» باشد، چند انشعاب از ۱۰ انشعاب پایانی برنامه، توسط این سیستم به درستی پیش‌بینی می‌شود؟



۱) ۵ ۲) ۴ ۳) ۳ ۴) ۲

۲۲- کدام مورد، تأثیر استفاده از حافظه نهان با حجم زیاد است؟

۱) hit time زیاد و miss rate کم می‌شود.

۲) hit time و miss rate هر دو کم می‌شوند.

۳) miss penalty زیاد و miss rate کم می‌شود.

۴) miss penalty و hit time هر دو زیاد می‌شود.

۲۳- استفاده از حافظه در سیستم‌های چند پردازنده (Multiprocessor) به دو صورت حافظهٔ مشترک متمرکز (Centralized shared memory) و توزیع شده (Distributed memory) وجود دارد. کدام مورد درست است؟

۱) ساختار متمرکز برای هر پردازنده زمان دستیابی یکسان دارد ولی سریع است. ساختار توزیع شده زمان دسترسی متغیر دارد و کند است.

۲) ساختار متمرکز برای هر پردازنده زمان دستیابی متغیر دارد ولی سریع است. ساختار توزیع شده زمان دسترسی ثابت دارد ولی کند است.

۳) ساختار متمرکز برای همهٔ پردازنده‌ها زمان دستیابی یکسان دارد و سریع است. ساختار توزیع نشده زمان دسترسی متغیر دارد و کند است.

۴) ساختار متمرکز برای همهٔ پردازنده‌ها زمان دستیابی یکسان دارد ولی کند است. ساختار توزیع شده زمان دسترسی متغیر دارد ولی سریع است.

۲۴- کدام مورد، در خصوص الگوریتم مسیریابی در یک چندکامپیوتر (Multicomputer) درست است؟

۱) الگوریتم مسیریابی قطعی (Deterministic) نمیتواند از کانال مجازی استفاده کند.

۲) استفاده از الگوریتم مسیریابی تطبیقی (Adaptive) منجر به کمترین زمان ارسال بسته در سیستم میشود.

۳) کارایی الگوریتم مسیریابی قطعی (Deterministic) میتواند از الگوریتم مسیریابی تطبیقی(Adaptive) بیشتر باشد.

۴) الگوریتم مسیریابی بی توجه (Oblivious) همیشه از یک مسیر ثابت برای دو گره مشخص ارسال و دریافت کننده بسته استفاده میکند.

۲۵- شبکه **X** (فوق مکعب ۶ بعدی یا **6-dimensional hypercube**) با قطر d_X، درجه n_X، و پهنای میان‌برشی (**bisection width**) W_X و شبکه **Y** (توری مدود ۸X۸ یا **8×8 torus**) با قطر d_Y، درجه n_Y، و پهنای میان‌برشی W_Y را در نظر بگیرید. کدام مورد در خصوص این دو شبکه درست است؟

۱) $n_X = 3n_Y / 2, \quad W_X = 3W_Y / 2, \quad d_X = 3d_Y / 2$

۲) $n_X = n_Y + 2, \quad W_X = 2W_Y, \quad d_X < d_Y$

۳) $n_Y = 3n_X / 2, \quad W_X = 32, \quad n_X < n_Y$

۴) $n_X = 3n_Y / 2, \quad W_Y = 24, \quad d_X = 8$

۲۶- در یک فوق مکعب ۸ بعدی، تعداد کوتاهترین مسیرهای متفاوت از گره **10110001** به گره **01101100** با گذر از گره **10111101** کدام است؟

۱) ۷۲۰

۲) ۱۲۰

۳) ۴۸

۴) ۲۴

۲۷- دستور **SWAP var** در یک کامپیوتر یک‌آدرسه محتویات انباره (**accumulator**) را با کلمه به آدرس **var** در حافظه بصورت **atomic** تعویض میکند. کدام مورد یک پیاده سازی صحیح ناحیه بحرانی است (توجه: دستور **JNZ addr** در صورتی که محتویات انباره صفر نباشد به آدرس **addr** پرش میکند. دستور **JZ addr** در صورتی که محتویات انباره صفر باشد به آدرس **addr** پرش میکند. دستور **MOV #data** داده بلافاصله (**immediate**) **data** را در انباره کپی میکند).

۱)
```
    MOV   #1
LOOP: SWAP  lock
    JNZ   loop
Critical Section
    MOV   #0
    SWAP  lock
```

۲)
```
    MOV   #0
LOOP: SWAP  lock
    JZ    loop
Critical Section
    MOV   #0
    SWAP  lock
```

۳)
```
    MOV   #0
LOOP: SWAP  lock
    JNZ   loop
Critical Section
    MOV   #1
    SWAP  lock
```

۴)
```
    MOV   #1
LOOP: SWAP  lock
    JZ    loop
Critical Section
    MOV   #1
    SWAP  lock
```

۲۸- در یک سیستم حافظه نهان با نگاشت مستقیم، اندازه بلوک ۱۶ کلمه و حجم ۱۶ بلوک، از یک حافظه نهان قربانی (victim cache) دو بلوکی کاملا انجمنی (fully associative) با سیاست جایگزینی LRU استفاده شده است. دنباله آدرس‌های زیر توسط پردازنده (با فرض خالی بودن حافظه نهان اصلی و قربانی در ابتدا) تولید میشود. کدام مجموعه مقادیر tag در حافظه قربانی را پس از انجام دسترسی‌ها به حافظه نهان نشان می‌دهد؟

ترتیب تولید آدرسها ←

1066h ،1275h ،3170h ،3266h ،3260h ،D16Eh ،1067h

۱) $\{D16h, 106h\}$
۲) $\{326h, 106h\}$
۳) $\{D16h, 317h\}$
۴) $\{317h, 326h\}$

۲۹- در یک کامپیوتر برداری (vector computer) از یک خط لوله ۱۰ سطحی برای محاسبه تابع $V_3 = f(V_1, V_2)$ روی دو بردار V_1 و V_2 و ذخیره نتیجه در بردار V_3 و یک خط لوله ۱۵ سطحی برای محاسبه تابع $V_2 = g(V_1)$ روی بردار V_1 و ذخیره نتیجه در V_2 استفاده می‌شود. تسریع محاسبه تابع ترکیبی $V_3 = g(f(V_1, V_2))$ روی بردارهای ۵۰۰ عنصری، به‌کمک روش زنجیر کردن خط لوله (pipeline chaining) نسبت به معماری بدون امکان زنجیرکردن خط لوله، کدام است؟

۱) ۲/۰۰
۲) ۱/۹۵
۳) ۱/۹۰
۴) ۱/۸۵

۳۰- کدام مورد، در خصوص کامپیوترهای برداری درست است؟

۱) به هیچ وجه نمیتوان از تکنیک super-pipelining برای افزایش کارایی معماری کامپیوترهای برداری بهره برد.
۲) در کامپیوتر برداری با معماری ثبات-ثبات، عملوندهای دستورات پردازش بردار در ثباتهای داخل پردازنده ذخیره می‌شوند.
۳) با تکنیک زنجیرکردن خط لوله (pipeline chaining) در کامپیوترهای برداری میتوان فرکانس کاری پردازنده را افزایش داد.
۴) در کامپیوتر برداری با معماری حافظه-حافظه، بردارهای عملوند از حافظه دریافت شده و بردار نتیجه در یکی از ثباتهای بردار ذخیره می‌شود.

۳۱- کدام مورد، با توجه به جدول رزرواسیون سیستم خط لوله درست است؟

	t1	t2	t3	t4	t5	t6
S1	X					X
S2		X		X		
S3			X			
S4					X	

۱) سیکلهای (۴) و $(۱,۳,۳)$ حریصانه (greedy) هستند.

۲) سیکل $(۱,۳,۴,۳)$ یک سیکل ممنوعه (forbidden) است.

۳) سیکل $(۳,۴)$ منجر به بروندهی (throughput) بیشینه میشود.

۴) تاخیر راه اندازی(initiation latency) ۳، مجاز (permissible) است.

۳۲- جدول رزرواسیون زیر نشان‌دهنده چگونگی فعالیتهای سطوح مختلف یک خط لوله برای محاسبه دو تابع A وB است. ماتریس تصادم اولیه (initial collision matrix)، کدام است؟

	t1	t2	t3	t4	t5
S1	A	B		A	B
S2	B		B		A
S3		A	A	B	

۱) $M_A = \begin{bmatrix}0101\\1011\end{bmatrix}, \quad M_B = \begin{bmatrix}1010\\0110\end{bmatrix}$

۲) $M_A = \begin{bmatrix}0101\\1010\end{bmatrix}, \quad M_B = \begin{bmatrix}1011\\0110\end{bmatrix}$

۳) $M_A = \begin{bmatrix}1011\\0101\end{bmatrix}, \quad M_B = \begin{bmatrix}0110\\1010\end{bmatrix}$

۴) $M_A = \begin{bmatrix}1010\\0101\end{bmatrix}, \quad M_B = \begin{bmatrix}0110\\1011\end{bmatrix}$

۳۳- کدام مورد برای مقابله با control hazard (مشکلات مربوط به دستورات پرش شرطی) مناسب است؟

الف ـ استفاده از تکنیک delayed branch

ب ـ استفاده از تکنیک Branch Prediction

ج ـ استفاده از تکنیک internal forwarding

۲) الف و ب

۱) ب و ج

۳) الف و ج

۴) الف، ب و ج

۳۴- در یک چندکامپیوتر برداری (Multi-Vector Computer) متقارن با ۱۰ کامپیوتر برداری مشابه (هر یک با تسریع ۱۰۰ در اجرای کدبرداری)، می‌خواهیم یک برنامه بزرگ را اجرا کنیم. کد این برنامه دارای ۱۰ درصد بخش سریال است (یعنی ۱۰ درصد کد برنامه را باید روی یک کامپیوتر برداری اجرا کرد). از این ۱۰ درصد، ۲ درصد کد اسکالر است و مابقی ۸ درصد کد برداری است. از ۹۰ درصد کد برنامه اصلی که قابلیت اجرای موازی روی تمامی کامپیوترهای برداری را دارد، ۱۰ درصد کد اسکالر است و مابقی ۸۰ در صد کد برداری است. تسریع تقریبی اجرای برنامه روی این چندکامپیوتر برداری، نسبت به اجرا روی یک کامپیوتر برداری کدام است؟

۱) ۳

۲) ۴

۳) ۵

۴) ۶

۳۵- کدام وابستگی داده توسط register renaming قابل رفع است؟

الف) read after write

ب) write after read

ج) write after write

۱) الف و ج ۲) الف و ب

۳) ب و ج ۴) هر سه نوع الف، ب و ج

***VLSI* پیشرفته:**

۳۶- لچ مقابل ممکن است نتواند مقدار ورودی را به‌صورت درست ذخیره کند. کدام مورد می‌تواند دلیل این موضوع باشد؟

۱) کوچک بودن مقاومت دروازهٔ معکوس‌کنندهٔ ضعیف (weak inverter)

۲) انحراف ساعت (clock skew) بین سیگنال ساعت و مکمل آن

۳) افت ولتاژ ناشی از ولتاژ آستانهٔ ترانزیستورهای گیت انتقالی

۴) همهٔ موارد



۳۷- کدام مورد، مانعی برای مقیاس‌کردن تکنولوژی ساخت با حفظ میدان الکتریکی ثابت (constant field scaling) است؟

۱) مقیاس‌کردن طول و عرض ترانزیستور به‌صورت خطی کار مشکلی است.

۲) ولتاژ تغذیه را نمی‌توان همراه سایر پارامترها مقیاس کرد.

۳) به‌دلیل کاهش شدید سرعت مدار

۴) به‌دلیل افزایش توان مصرفی

۳۸- فرض کنید که می‌خواهیم یک گیت OR با ۸ ورودی بسازیم و تنها پارامترهای مهم برای ما مساحت گیت و توان مصرفی آن باشد. در این صورت، از بین تکنولوژی‌های زیر کدام تکنولوژی را پیشنهاد می‌کنید؟

۱) Domino ۲) pseudo-nMOS

۳) CMOS استاندارد ۴) footed dynamic CMOS

۳۹- ولتاژ خروجی **out** چند ولت است؟



۱) ۲
۲) ۱
۳) ۰٫۵
۴) ۰

۴۰- کدام مدار، با فرکانس بیشتری نوسان می‌کند؟

۱)


۲)


۳)


۴)


۴۱- با فرض اینکه کلیه خازن‌ها در ابتدا به صفر دشارژ شده باشند، مقدار نهایی ولتاژ **out** چند ولت است؟



۱) ۰
۲) ۴
۳) کمتر از ۴
۴) بیشتر از ۴

۴۲- کدام مورد، مدار مقابل است؟



۱) بافر دیجیتال
۲) بافر آنالوگ
۳) دیود زنر
۴) دیود

۴۳- **کدام مورد، مدار مقابل است؟**



۱) دیود

۲) بافر ولتاژ

۳) معکوس کننده

۴) مدار همواره قطع است

۴۴- **خروجی out معادل کدام تابع منطقی است؟**



۱) xor

۲) xnor

۳) تابع اکثریت ۳ ورودی (Majority-3)

۴) به دلیل وجود تناقض (conflict) مدار قابل استفاده نیست

۴۵- **کدام مورد، در خصوص مصرف توان مدارات درست است؟**





۱) توان مصرفی A و B برابرند.

۲) توان مصرفی B از A بیشتر است.

۳) توان مصرفی A از B بیشتر است.

۴) درخصوص توان مصرفی این مدارات نمی‌توان اظهارنظر کرد.